

BEPC II 注入冲击磁铁电源系统的时间漂移调节器

陈锦晖¹⁾

(中国科学院高能物理研究所 北京 100049)

摘要 北京正负电子对撞机二期改造工程(BEPC II)对注入冲击磁铁电源系统的时间稳定性提出了很高的要求,即脉冲的时间抖动和漂移总量小于±5ns。BEPC II冲击磁铁电源采用的是基于闸流管开关的LC谐振放电的半正弦脉冲电源,为了补偿包括闸流管在内的系统时间漂移,研制了时间漂移调节器,经过测试其主要性能指标达到设计要求,调节分辨率为1ns,自身抖动加8小时漂移小于2ns。主要介绍时间漂移调节器的基本原理和实现手段,以及研制过程所获得的主要经验。

关键词 注入冲击磁铁电源 时间漂移调节 时间抖动 闸流管

1 引言

北京正负电子对撞机二期改造工程(BEPC II),对储存环注入系统的时间稳定性提出了很高的要求,即kicker脉冲的时间抖动和漂移总量小于±5ns。在整个注入过程中,冲击磁铁(kicker)的脉冲磁场必须与高频加速电场严格同步,这样才能将注入束准确高效地填入到程序指定的相稳定区中去^[1]。

注入冲击磁铁电源系统从接收到定时时钟,到形成脉冲磁场作用粒子束存在一定的延迟时间,中间需要经过时钟的接收处理发送、信号传输、产生闸流管触发信号、脉冲源放电等环节,这些环节都会引起延迟时间的不确定性,这种延迟时间的不确定性包括抖动(jitter)和漂移(drift)。Kicker脉冲电源的闸流管开关是抖动和漂移的主要贡献者,例如: BEPC II kicker电源采用的闸流管CX1154C时间抖动指标为1—5ns,时间漂移15—50ns^[2]。闸流管的漂移和管子内气体状态有关,通常发生在闸流管开始工作到进入热平衡状态的十多分钟内;随管子不断老化,漂移会变得越来越严重。

为了解决闸流管开关固有的延迟时间漂移问题,可以在定时时钟到闸流管G2触发器之间加入一个可控延迟环节,根据实际的漂移情况对延迟时间进行闭环负反馈调节,即时间漂移调节器。

2 时间漂移调节器的工作原理

时间漂移调节器(Drift stabilizer)的工作原理如

图1所示,电路的时钟输入来自于时钟单元,输出时钟通过电缆传输到触发器产生触发信号控制闸流管开关,放电回路产生的半正弦电流脉冲通过电流互感器取样,通过电缆传送到时间漂移调节器,同时采样信号还有脉冲源充电高压,通过高压阻容分压器取样,并经过线性光耦隔离。




图 1 时间漂移调节器原理框图

时间漂移调节电路中,时钟输入到时钟输出中间串入了三个延迟环节:阳极电压延迟补偿(Anode Delay Complement)、工作点调节(Work point)、时间反馈控制(Time Feedback Control),其中,阳极延迟补偿电路用于补偿阳极高压变化而引起闸流管导通延时的变化,它相当于一种前馈控制;工作点调节电路是一个基于74LS221单稳电路的延迟环节,通过调节多圈电位器来设定延迟量,系统的时间漂移量超出了调节范围时,需要调节工作点;延迟反馈控制环节是以AD9501数字可编程延迟器件为核心的电路,AD9501的延迟时间可以通过8Bit二进制数值来设定,

选择适当的外接阻容参数使延迟调节范围在 $\pm 128\text{ns}$, 调节步长约为 1ns . AD9501相当于是闭环反馈控制的执行机构, 时间漂移调节电路的主要部分是时间基准 (Time reference) 与反馈 (Time feedback) 的比较电路 (TC) 以及控制决策电路.

由于脉冲源半正弦电流脉冲幅度和充电高压成正比, 所以采用高压采样信号作为比较器的比较电平对半正弦脉冲信号进行整形, 作为闭环控制的反馈信号. 闭环控制的基准有两路: 内基准和外基准, 内基准是由输入时钟延迟获得的, 和工作点调节电路形式相仿; 外基准来自于定时系统, 延迟精度高. 时间反馈和时间基准通过时间比较电路, 判断出反馈时钟相对于基准时钟或早或晚的信息, 然后对发生的早/晚事件进行统计, 通过延迟控制计数器 (8bit) 给 AD9501 输出二进制数值控制量. 这里有两种控制策略——快调和慢调, 在快调模式下, 一发生早/晚事件就对延迟控制计数器进行计数调节 (“早”事件做加计数, “晚”事件做减计数), 适合于快速锁定延迟; 慢调模式下, 则用两个计数器 (早计数器/晚计数器) 分别对早/晚事件做统计处理: 早事件发生早计数器加1晚计数器减1, 同样晚事件发生晚计数器加1早计数器减1, 当任何一个计数器计数值超过经设定的阈值时, 同时对两个计数器清零, 并对延迟控制计数器做相应的加减计数, 这种工作模式可以避免时间漂移调节单元因时间抖动而引起的盲目调节.

图2给出了时间漂移调节器四个关键信号的时序关系.




图 2 时间漂移调节器关键信号时序关系

3 研制经验总结

3.1 时间漂移调节器自身抖动和漂移问题

时间漂移调节器的研制必须首先解决好自身的时间抖动和漂移问题.

3.1.1 时间抖动

74系列逻辑器件 (TTL电平) 的上升下降时间一般小于 10ns , 单门传输延迟时间抖动约为 1ns . 在

74LS221和74HC221的选择上, 经过反复认证和实验, 发现74LS221的性能要更好一些, 如表1所示, 具有更宽的脉宽调节范围和更小的脉宽抖动.

表 1 74LS221 VS.74HC221

性能	74HC221	74LS221
脉宽范围	150ns—60s	35ns—70s
脉宽抖动	1.3ns/3.1 μs	400ps/2.28μs

在研制过程中发现, 单稳态延时电路对开关电源产生的地电流干扰比较敏感, 如表2所示. 因此调节器最好线性电源供电, 若要采用开类型模块电源供电, 必须外接一个毫亨级的共模电感.

表 2 不同供电条件下时间基准抖动情况对比

供电方式	时间抖动 (延迟 2.28 μs)
开关电源	6.68ns
开关电源+共模电感 (0.3mH)	1.32ns
线性电源	0.4ns

3.1.2 时间漂移

时间漂移调节器的内时间基准本身存在漂移, 和电路采用电阻电容的温度特性有关, 因此必须选用温度特性好的器件, 即: 电容采用云母电容 ($TCC < +0.02\%$), 电阻采用精密电阻和电位器. 经测试, 采用云母电容和精密电阻的74LS221单稳态电路 $jitter+drift < 2\text{ns}$. 为了获得更精确稳定的时间基准, 在设计中要考虑增加外时间基准接口, 直接利用储存环时钟系统提供的基准时钟.

3.2 时间漂移调节器的电磁兼容问题

注入冲击磁铁电源是一台高压大电流快脉冲设备, 因此在调节器的硬件设计上首先必须考虑电磁兼容的问题.




图 3 时间漂移调节器及其他控制单元实物照片

设计采用紧凑的结构形式, 将与时钟相关的控制单元作为相对独立的模块安装在一个19"1U的屏蔽盒内, 如图3所示, 机箱内各模块之间快信号的连接均采用同轴电缆连接, 并且所有的BNC插座均采用PCB焊接型插座, 大大提高了信号连接的可靠性. 时间漂移调节器电路采用四层印制板布线, 中间的地平面和电源平面大大增强了电路的抗干扰能力, 同时也有利于复杂的布线.

4 测试结果

在正式 kicker 脉冲电源设备上, 对时间漂移调节器进行测试, 快调和慢调两个模式下调节器都能够实

现对时间漂移的自动调节, 调节精度达到 1ns。在开环条件下测试, 时间漂移调节器自身总抖动 $< 800\text{ps}$, 抖动 + 漂移 $< 2\text{ns}$ (8 小时); 而在闭环条件下, 如图 4 所示, kicker 脉冲电源最终输出的半正弦脉冲前沿的抖动 + 漂移 $< \pm 4\text{ns}$, 已经达到了设计要求。




图 4 半正弦脉冲前沿抖动+漂移测试结果

5 结论

时间漂移调节器主要是用于补偿闸流管的导通延时漂移。它的工作原理是在时钟单元和闸流管触发器之间加入一个可控延迟环节, 进行闭环负反馈调节。在研制中, 必须充分考虑到调节器自身引入的时间漂移和抖动问题, 电磁兼容问题等。时间漂移调节器在正式 kicker 脉冲电源上测试, 闭环调节下半正弦脉冲前沿的抖动 + 漂移 $< \pm 4\text{ns}$, 开环条件下, 时间漂移调节器自身总抖动 $< 800\text{ps}$, 抖动 + 漂移 $< 2\text{ns}$, 达到了设计要求。

参考文献(References)

- ZHAO Ji-Jiu, YIN Zhao-Sheng. Particle Accelerator Technology. Beijing: Higher Education Press, 2006. 286—293 (in Chinese)

(赵籍九, 尹兆升. 粒子加速器技术. 北京: 高等教育出版社, 2006. 286—293)

- Marconi Applied Technologies Limited. A1A-CX1154C Issue 4, October 2000

Time Drift Stabilizer Unit in BEPC II Injection Kicker System

CHEN Jin-Hui¹⁾

(Institute of High Energy Physics, CAS, Beijing 100049, China)

Abstract High time-stability performance of the injection kicker system is important for the Beijing Electron Positron Collider Upgrade Project (BEPC II), with jitter and drift less than $\pm 5\text{ns}$. In order to compensate the delay time drift of thyratron on the kicker pulsed power supply, a drift stabilizer is developed. The test results meet the demand of design by regulation resolution=1ns, jitter+drift $< 2\text{ns}$ in 8 hours. The detailed design of the time-drift stabilizer will be described in this paper.

Key words injection kicker pulsed power supply, time drift stabilizer, jitter, thyratron

Received 7 January 2008

1) E-mail: chenjh@ihep.ac.cn